半導体ESD,ラッチアップ,CDM試験,Keytek
  比抵抗/ホール測定システム、半導体ESDラッチアップ試験器
 半導体物性、超電導をはじめとする各種新材料開発、代替材料開発など最先端デバイス開発に最適な技術エンジニア向けの測定装置を提供しています。
ホール効果・比抵抗測定装置
コンポーネント・
リライアビリティテスト
PARAGON型
ハイピンカウントESD・
ラッチアップテストシステム

1024ピンまで64ピンことに任意にアップグレード可能。
アップグレードは、ユーザサイトでOKのため、
必要な時に最低コストでアップグレード可能。



－　特長　－
　
1024ピンまで64ピン毎に増設可能
HBMモデル、MMをはじめ他の規格のESDテスト対応
スタティック(JEDEC17)法、トランジェント(インデュースドESD)法のラッチアップテスト可能
円形のテストヘッドにより完全な波形と再現性を保証
8つまでのデバイスを同時にテスト可能
プリコンディショニングとファンクション評価を高速に実行
データスループットやテストスピードを最速化
Windows95/98べ一スコントロールソフトウェア